• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die vorliegende Erfindung betrifft eine Trenchspeicherstruktur, die ein Substrat mit einem darin ausgebildeten Graben, eine Kondensatorelektrode im unteren Grabenbereich, einen in dem Graben ausgebildeten und an die Kondensatorelektrode angrenzenden leitfähigen Knotenanschluss, ein Graben-Deckoxid oberhalb der Kondensatorelektrode und einen in dem Substrat ausgebildeten, an das Graben-Deckoxid angrenzenden leitfähigen Buried-Strap-Anschluss umfasst. Das Graben-Deckoxid umfasst eine dotierte Graben-Deckoxidschicht oberhalb des leitfähigen Anschlusses und eine undotierte Graben-Deckoxidschicht oberhalb der dotierten Graben-Deckoxidschicht.
    公开号:DE102004013926A1
    申请号:DE200410013926
    申请日:2004-03-22
    公开日:2004-10-21
    发明作者:Jochen Beintner；Wolfgang Bergner；Richard A. Conti；Andreas Austin Knorr；Rolf Weis
    申请人:Infineon Technologies AG；International Business Machines Corp；
    IPC主号:H01L21-8242
    专利说明:
    [0001] Dievorliegende Erfindung betrifft im Allgemeinen das Ausbilden vertikaler,flacher und leicht dotierter Übergangsschichtenbei vertikalen Transistoren, und insbesondere ein verbessertes Verfahren bzw.eine verbesserte Struktur zum Ausbilden eines Buried-Strap-Kontaktsmit verringerter Ausdiffusion, wobei gleichzeitig eine ausreichende Überlappung zwischendem Buried-Strap-Kontakt und dem Transistorkanal bestehen bleibt.
    [0002] Diezunehmend kleiner werdenden Strukturgrößen bei Logik- und DRAM-Bauelementen(dynamic random access memory – dynamischerHalbleiterspeicher mit wahlfreiem Zugriff) erfordern die Entwicklungvon Verbesserungen. Bei planen Logik- und DRAM-Bauelementen schränken Kurzkanaleffekte die Funktiondes Bauelements ein. Bei DRAM-Speichern mit vertikalen Auswahltransistorenmuss die Ausdiffusion aus dem Buried-Strap-Kontakt aus Isolationsgründen vermindertwerden, jedoch muss gleichzeitig die Anschlussfähigkeit des ausgewählten Transistorsgewährleistetsein.
    [0003] Daherist es die Aufgabe der vorliegenden Erfindung, einen flachen Buried-Strap-Kontaktdurch Verringerung der Ausdiffusion herzustellen, ohne dabei dieAnschlussfähigkeitdes ausgewähltenTransistors zu verschlechtern.
    [0004] DieseAufgabe wird durch eine Trenchspeicherstruktur gemäß Anspruch1 und 6, sowie durch ein Verfahren gemäß Anspruch 12 und 18 gelöst. BevorzugteWeiterbildungen sind in den abhängigen Ansprüchen angegeben.
    [0005] Dievorliegende Erfindung stellt eine Trenchspeicherstruktur zur Verfügung, dieein Substrat mit einem darin ausgebildeten Graben, einen Kondensatorim unteren Grabenbereich, einen in dem Graben oberhalb der Kondensatorelektrodeausgebildeten leitenden Knotenanschluss, ein oberhalb des leitendenAnschlusses ausgebildetes Graben-Deckoxid und einen in dem Substratan das Graben-Deckoxid angrenzend ausgebildeten, leitfähigen Buried-Strap-Kontaktumfasst. Das Graben-Deckoxid umfasst eine oberhalb des leitendenAnschlusses ausgebildete dotierte Graben-Deckoxidschicht und wahlweiseeine undotierte Graben-Deckoxidschicht oberhalb der dotierten Graben-Deckoxidschicht.
    [0006] Diedotierte Graben-Deckoxidschicht ist mit demselben Dotierungsstoffdotiert, wie der leitende Buried-Strap-Kontakt. Der Gewichtsprozentanteilder Dotierung in der dotierten Graben-Deckoxidschicht beträgt wenigerals 1%. Die Struktur umfasst außerdemeine in dem Graben ausgebildete Gate-Elektrode oberhalb der undotiertenGraben-Deckoxidschicht. Die Graben-Deckoxidschicht isoliert die Gate-Elektrodevon der Kondensatorelektrode.
    [0007] DieErfindung stellt außerdemein Verfahren zum Ausbilden einer Speichervorrichtung zur Verfügung, indem ein Graben strukturiert, ein Kondensatordielektrikum ausgebildet,ein unterer Grabenbereich mit einem leitenden Kondensatormaterialaufgefüllt,ein leitender Knotenanschluss in dem Graben oberhalb der Kondensatorelektrodeeingebracht, ein Graben-Deckoxidin den Graben auf dem leitenden Anschluss aufgebracht, und die Strukturzum Ausbilden eines im Substrat an das Graben-Deckoxid angrenzendenleitenden Buried-Strap-Kontaktsaufgeheizt wird. Das Graben-Deckoxid wird durch Abscheiden einerdotierten Graben-Deckoxidschicht oberhalb des leitenden Anschlussesund Ausbilden einer optionalen undotierten Graben-Deckoxidschicht oberhalbder dotierten Graben-Deckoxidschichthergestellt.
    [0008] DasVerfahren zum Abscheiden der dotierten Graben-Deckoxidschicht umfasstein mit hochdichtem Plasma arbeitendes CVD-Verfahren (HDP-CVD), das die folgendenParameter umfasst: Zu leiten eines Silanreaktanten mit einer Gasflussrate von10 bis 75 sccm; ungefährePlasmavorspannung 300 B 1000 W; und Phosphingaszufuhr mit einer Gasflussratevon weniger als 5 sccm. Durch diese Bearbeitung entsteht ein Gewichtsprozentanteilvon Dotierungen von weniger als 1% in der dotierten Graben-Deckoxidschicht.
    [0009] Umdie vertikale DRAM-Speicherzelle noch kleiner auszugestalten, wirderfindungsgemäß die lateraleAusdiffusion des Buried-Strap-Kontakts verringert, um eine Wechselwirkungzwischen benachbarten DRAM-Speicherzellen zu vermeiden, während gleichzeitigein Leitungspfad mit geringem Widerstand zum Kanalbereich des vertikalenTransistors beibehalten wird. Indem die Wärmebilanz des gesamten Verfahrensverringert wird, werden erfindungsgemäß Dotierungen aus der dotiertenGraben-Deckoxidschichtausdiffundiert und die Ausdiffusion des Buried-Strap-Kontakts verringert.So werden sowohl laterale, als auch vertikale Ausdiffusionen verringert.Eine ausreichende Überlappungzwischen dem Buried-Strap-Kontakt und dem Transistorkanal kann mitherkömmlichenVerfahren, die auf der Ausdiffusion aus dem leitenden Grabenmaterial unddem Knotenanschluss zum Ausbilden des Buried-Strap-Kontakts beruhen,nicht gewährleistet werden.Aus diesem Grund wird erfindungsgemäß ein Teil des Graben-Deckoxidsdotiert. Darüberhinaus wurde das erfindungsgemäße HDP-CVD-Verfahrenzum Aufbringen des Graben-Deckoxids entwickelt, um eine gute Dotierungssteuerungin dem Oxid zu erreichen und um konsequent diese Struktur zu erhalten.
    [0010] DieErfindung wird nun anhand der beigefügten Zeichnungen näher erläutert. Eszeigen:
    [0011] 1 bis 9 schematische Darstellungen eines inBearbeitung befindlichen Speicherbauelements; und
    [0012] 10 eine schematische Darstellungeines fertiggestellten Speicherbauelements.
    [0013] Mitzunehmender Verkleinerung der Strukturgrößen bei Logik- und DRAM-Speicherbausteinen wirddie Entwicklung flacher Transistorübergänge möglich. Erfindungsgemäß werdendotierte Oxide (z.B. As, P, usw.) als Dotierungsquellen für Festkörper-Ausdiffusionenverwendet, wodurch die Herstellung flacher Übergänge ermöglicht wird.
    [0014] In 1 sind der oberste und derunterste Bereich eines in einer Substratstruktur 22 (z.B.monokristallines Silizium) ausgebildeten Grabens 24 dargestellt,wobei die Substratstruktur eine dielektrische obere Kontaktanschlussfläche (z.B.eine durch CVD- oder PVD-Verfahren ausgebildete Nitridkontaktschicht 23 undeine thermisch aufgewachsene Oxidkontaktschicht 25) umfasst.Der Graben 24 kann mittels wohlbekannter Ausbildungs- undStrukturierungsverfahren ausgebildet werden.
    [0015] ZumAusbilden des Kondensators wird eine dünne dielektrische Schicht 26 indem Graben 24 aufgebracht oder aufgewachsen. Anschließend wird derGraben 24 mit einem leitenden Grabenknotenmaterial 20 aufgefüllt, wiez.B. N+-dotiertes Polysilizium, dessen oberer Bereich von einemKragendielektrikum 21 (z.B. Oxid) umgeben ist. Die äußere Elektrode 27 umfasstdas in 1 gezeigte, N-dotierteSiliziumsubstrat 27. Das leitenden Grabenmaterial 20 unddas Kragendielektrikum 21 können mittels einer Reihe bekannterVerfahren ausgebildet werden. Beispielsweise kann der Graben miteinem isolierenden Dielektrikum (nicht gezeigt) beschichtet unddann teilweise mit einer ersten Lage leitfähigen Materials aufgefüllt werden.Anschließendkann das Kragendielektrikum 21 (wie z.B. Siliziumdioxid)aufgebracht werden. Das Kragenoxid wird beispielsweise in einemanisotropen Trockenätzverfahren,wie z.B. Reaktives Ionenätzen(RIE) unter Verwendung eines Gasgemisches, das Anteile von CHF3, Ar, O2, C4F8 und CO enthaltenkann, geätzt.Die anisotrope Trockenätzung,oder Seitenwand-Spacer-Ätzung, entferntMaterial in vertikaler Richtung mit einer hohen Ätzrate, in horizontaler Richtungjedoch mit einer relativ geringen Ätzrate. Bei der hochselektivenanisotropen Spacer-Ätzungverbleibt Material auf den Grabenwänden, wird jedoch von den horizontalenOberflächenentfernt. Der Graben 24 wird dann vollständig mitdem leitfähigenMaterial 20 aufgefülltund schließlichzurückgeätzt. Anschließend wirddas Kragendielektrikum 21 auf eine Höhe mit der Oberfläche der zweitenPolysiliziumlage 20 geätzt.
    [0016] Derobere Bereich des Kragenoxids 21 wird durch ein selektives Ätzverfahrenentfernt, welches das Oxid 21 auf effektiv abträgt, ohnedas Siliziumsubstrat 22 oder das leitfähige Material 20 wesentlich zubeeinträchtigen,wie durch das Bezugszeichen 29 in 2 gezeigt wird. Anschließend wird,wie in 3 gezeigt ist,ein leitendes Knotenanschlussmaterial 30 durch ein gleichmäßiges Abscheidungsverfahrenaufgebracht, durch das die aufgrund der Ätzung des oberen Kragenoxidbereichs 21 entstandenenLücken 29 zwischendem leitenden Grabenmaterial 20 und den Grabenwänden mitdem leitenden Knotenanschlussmaterial 30 aufgefüllt werdenkönnen. Überschüssiges leitfähiges Materialwird von der Struktur bis hinunter zur Oberfläche des Polysiliziums 20 entfernt,wie in 4 dargestelltist.
    [0017] Dasin 5 gezeigte Bearbeitungsverfahrenumfasst die thermische Ausbildung eines vertikalen Opferoxids 34.Das Opferoxid dient als Diffusionsbarriere für die Dotierungen des dotiertenGraben-Deckoxids. Durch die thermische Bearbeitung diffundierenaußerdemDotierungen aus dem Polysilizium 30 heraus, um die Buried-Strap-Ausdiffusion zubilden, welcher ein leitfähigerBereich 50 neben dem Polysiliziumanschluss 30 ist.Ein dotiertes, durch hochdichtes Plasma (HDP) aufgebrachtes Graben-Deckoxid 31,beispielsweise Tetraethylorthosilikat (TEOS) oder ein ähnlichesMaterial, wird dann durch ein CVD-Verfah-ren aufgebracht. Der obere Bereichdes dotierten Graben-Deckoxids 31 wird dann unter Verwendungbekannter selektiver Entfernungsverfahren (z.B. HF-basierte Nassrückät zung) entfernt,wie 6 zeigt. Durch dieRückätzung kann eineausreichende Dicke des dotierten Graben-Deckoxids 31 zurückbleibenund füreine angemessene Isolation zwischen der darunter liegenden Kondensatorelektrode 20 undder Gate-Elektrode,die im oberen Bereich des Grabens ausgebildet wird, sorgen. Wieder herausgeschnittene Bereich von 6 zeigt, umfasstdie Erfindung wahlweise die Abscheidung eines undotierten HDP-Oxids 32 aufdem dotierten Graben-Deckoxid 31. In einer solchen Ausführungsform,umfasst das Grabendeckoxid sowohl die erste dotierte Schicht 31,als auch die undotierte Schicht 32. Der obere Oxidbereich 32 desGraben-Deckoxids istvorzugsweise undotiert, um ein eventuelles Auftreten unerwünschterKurzschlüssezwischen der Gate-Elektrode 40 und der Kondensatorelektrode 20 zuvermeiden. Die Dotierung des Graben-Deckoxids 31 wird genaugesteuert, um eine übermäßige Ausdiffusionzu begrenzen. Das Grabendeckoxid 31 ist vorzugsweise sehrleicht mit Arsen oder Phosphor mit Dotierkonzentrationen von wenigerals 1% Gewichtsprozentanteil dotiert.
    [0018] Schichten 31, 32 werdenunter Verwendung eines Verfahrens aufgebracht, durch das es möglich ist,die Seitenwanddicke des aufgebrachten Oxids gleichmäßig unddünnerals auf der Bodenflächeder Struktur auszubilden. Ein Verfahren zum Aufbringen der dotiertenund undotierten Schichten 31, 32 bedient sicheines speziell abgeändertenund optimierten HDP-CVD-Verfahrens.Insbesondere wurde das HDP-CVD-Verfahren im Zusammenhang mit dervorliegenden Erfindung optimiert, um die Abscheidungsrate durcheine Verringerung der Gasflussrate eines Silanreaktanten von normalerweise150 bis 200 auf 10 bis 75 sccm zu reduzieren. Dickenverhältnisseder Seitenwändezur Bodenflächevon weniger als 1.5 werden durch Verringerung der Plasmavorspannung (vonnormalerweise 2000 B 4000 W auf 300 B 1000 W) erreicht, wodurchdie Abscheidung eine größere Rolleals das Sputtern spielt. Geringere Dotiermengen können durcheine Veränderungder Gasflussrate bei der Phosphingaszufuhr auf unter 5 sccm erreichtwerden. Durch dieses Verfahren ist es möglich, die Seitenwanddickedes aufgebrachten Oxids gleichmäßig unddünnerals auf der Bodenflächeder Struktur auszubilden. HerkömmlicheVerfahren zur Abscheidung des Graben-Deckoxids, wie z.B. PECVD-,LPCVD- und O3-TEOS-CVD-Verfahren weisendiese Eigenschaften nicht auf.
    [0019] Darüber hinauserzeugt dieses HDP-CVD-Verfahren qualitativ hochwertige dünne Schichtmit geringen Nassätzratenin Bezug auf thermisches Oxid (< 1:1,3).Darüberhinaus ermöglichtes das Auffüllenvon Grabenstrukturen mit Aspektverhältnissen von bis zu 3,5. DasAspektverhältnisbeschreibt das Verhältnisder Grabentiefe zur Breite der Grabenöffnung. HDP-Verfahren werden für flache Grabenisolationsbereiche(undotiertes SiO2) und vormetallische Dielektrika(Phosphorsilikatglas mit Dotieranteilen von 5 bis 8 Atomprozent)eingesetzt. HerkömmlicheHDP-Verfahren könnenjedoch nicht zum Ausbilden des Graben-Deckoxids eingesetzt werden, dadie Abscheidungsrate solch herkömmlicherVerfahren zu hoch ist, um gesteuert und wiederholt dünne Schichtvon weniger als 100 nm aufbringen zu können. Darüber hinaus ist es bei herkömmlichen HDP-Verfahrenaufgrund des Verhältnissesvon Seitenwand und Bodenflächenicht möglich,die Seitenwändein einem geeigneten Prozessfenster zu entfernen. Zudem ist die P-Konzentrationdes Phosphorsilikatglases viel zu hoch für die angestrebte endgültige Kontaktdotierung.
    [0020] DieVerwendung von HDP-CVD zum Ausbilden des Graben-Deckoxids (und desresultierenden selbstjustierenden Buried-Strap-Kontakts) ist ungewöhnlich, da HDP üblicherweiseanders eingesetzt wird und das herkömmliche HDP-Verfahren selbst drastischverändertwerden muss, um die Anforderungen an das Grabendeckoxid zu erfüllen. Daserfindungsgemäße HDP-CVD-Verfahren eignetsich auch fürandere Anwendungen, in denen geringe Dickenverhältnisse von Seitenwand undBodenflächeund geringe Dotierkonzentrationen erwünscht sind.
    [0021] In 7 ist gezeigt, dass eindünnesOxid 51 auf den freiliegenden Bereichen des Siliziumsubstrats 22 aufgewachsenund ein Nitrid 52 aufgebracht wird. In 8 werden das Nitrid 52 und dasOxid 51 durch eine Rückätzung entfernt,wobei ausreichend Nitrid 52 verbleibt, um das darunterliegende Grabendeckoxid 31 zu schützen. In 9 wird ein vertikaler Gate-Oxid-Isolator 41 durchein thermisches Verfahren auf den oberen Grabenwänden ausgebildet. Anschließend wirddas Nitrid 52 entfernt. Durch dieses thermische Verfahrenwird die dotierte Ausdiffusion des Grabendeckoxids ausdiffundiert,wodurch sich ein weiterer leitender Buried-Strap-Bereich 60 bildet, derden ersten leitenden Buried-Strap-Bereich 50 überlapptund einen durchgängigenelektrischen Leitungspfad (20, 30, 50 und 60 umfassend)zur Kondensatorelektrode 20 bildet. Der erste (untere)leitende Buried-Strap-Bereich 50 grenzt im Wesentlichen anden Polysilizium-Anschluss 30 an, und der zweite (obere)leitende Buried-Strap-Bereich 60 grenzt im Wesentlichenan das Graben-Deckoxid 31 an; es liegt jedoch eine gewisse Überlappungzwischen dem oberen und dem unteren Buried-Strap-Kontakt (60, 50)vor.
    [0022] In 10 ist sowohl das aktiveGate 46, als auch das passive Gate 42 dargestellt.Das Siliziumsubstrat 22 wurde zum Ausbilden der P-Wannedotiert. Das Bezugszeichen 28 kennzeichnet den Transistorkanalbereich,der sich aus der P-Wannen-Dotierungergibt. Die Nitridkontaktschicht 23 und die Oxidkontaktschicht 25 werdenentfernt und auf der Oberflächewird eine Kontaktimplantation durchgeführt. Anschließend wird,wie in 10 gezeigt ist, einleitendes Gate-Material 40 (dotiertesPolysilizium, Metall, Legierung, usw.) in den verbleibenden oberen Grabenbereicheingebracht. Die Isolationsbereiche 45 werden in der Gate-Elektrode 40 strukturiertund die Nitriddeckschichten 43 der Gate-Elektrode, die Spacer 44 undoberen Transistorkontakte (TTC) 47 werden unter Verwendungwohlbekannter Verfahren ausgebildet. 10 zeigteine einzelne Struktur, die im Betrieb Teil eines Speicherzellenfeldsmit ähnlichenStrukturen wäre.Die an grenzenden Strukturen sind voneinander durch Isolationsbereichegetrennt.
    [0023] Stromund Spannung in der Gate-Elektrode 40 verursachen die Leitfähigkeitdes Kanalbereichs 28, wobei ein Leitungspfad von der Kondensatorelektrode 20 durchden Polysiliziumanschluss 30, den oberen und den unterenleitenden Buried-Strap-Kontakt 50, 60,den Transistorkanal 28 in die P-Wanne 22, dieleitende Kontaktimplantation 55 und letztendlich bis zumoberen Transistorkontakt 47 verläuft.
    [0024] DasGraben-Deckoxid 31 erzeugt die dotierte Graben-Deckoxid-Ausdiffusion 60 miteinem Verfahren bei relativ niedrigen Temperaturen. Darüber hinauskönnendie höherenTemperaturen, die normalerweile zur Herstellung einer größeren Buried-Strap-Ausdiffusion 50 erforderlichsind, vermieden werden, da die Buried-Strap-Ausdiffusion 50 im Zusammenhangmit der vorliegenden Erfindung nicht so groß sein muss. Normalerweisemuss die Buried-Strap-Ausdiffusion 50 so groß ausgebildetsein, um das Silizium neben dem Graben-Deckoxid leitfähig zu machen.Durch die erfindungsgemäße dotierte Graben-Deckoxid-Ausdiffusion 60 kanndie Buried-Strap-Ausdiffusion 50 jedoch kleiner sein (wobei thermischeZyklen mit geringeren Temperaturen eingesetzt werden), indem einseparater leitender Bereich 60 neben dem Graben-Deckoxid 31 bereitgestelltwird. Daher kann die Temperatur der thermischen Zyklen (Wärmebilanz)verringert werden. Im Gegensatz dazu sind für herkömmliche Verfahren, die lediglichauf der Ausdiffusion aus der Kondensatorelektrode 20 unddem Knotenanschluss 30 zur Ausbildung des Buried-Strap-Kontakts 50 basieren, wesentlichhöhereTemperaturen erforderlich, um einen an das Graben-Deckoxid angrenzendenleitenden Bereich zu erhalten.
    [0025] Wieoben dargestellt werden füreine weitere Verkleinerung der vertikalen DRAM-Speicherzelle dielaterale und die vertikale Ausdiffusion 50 aus dem Polysilizium-Anschluss 30 (unterVerwendung von Wärmezyklenmit geringeren Temperaturen) ver ringert, um eine Wechselwirkungzwischen benachbarten DRAM-Speicherzellenzu vermeiden und gleichzeitig einen Leitungspfad mit geringem Widerstand zumKanalbereich des vertikalen Transistors aufrecht zu erhalten. Nebender Verringerung der Ausdiffusion 50 aus dem leitendenAnschluss 30, diffundieren erfindungsgemäß Dotierungen 60 ausder dotierten Graben-Deckoxidschicht 31,um einen Leitungspfad von der Kondensatorelektrode 20 zumKanal 28 zu gewährleisten.Um eine gute Isolation zwischen den Elektroden 20 und 40 zugewährleistenund eine ausreichende Verfahrenssteuerung für die Oxidabscheidung zur Verfügung zustellen, sollte das Graben-Deckoxid 31, 32 einegewisse Dicke umfassen (z.B. etwa 30 nm). In Anbetracht der Verfahrenstoleranzvon +/– 10nm, ist eine ausreichende Überlappungzwischen dem leitenden Bereich 50 und dem Transistorkanal 28 mitherkömmlichenVerfahren nicht sicher gestellt, da diese lediglich auf der Ausdiffusionaus der Kondensatorelektrode 20 und dem Knotenanschluss 30 beruhen.Dies ist der Grund warum erfindungsgemäß mindestens ein Teil 31 des Graben-Deckoxidsdotiert ist. Das erfindungsgemäße HDP-CVD-Verfahrenzur Abscheidung des Graben-Deckoxids wurde entwickelt, um eine guteDotierungssteuerung im Oxid 31 zu erreichen und um konsequentdiese Struktur zu erhalten.
    [0026] Umdie vertikale DRAM-Speicherzelle noch weiter zu verkleinern, wirddie laterale Ausdiffusion aus dem Buried-Strap-Kontakt verringert, um eine Wechselwirkungzwischen benachbarten DRAM-Speicherzellen zu vermeiden und gleichzeitig einenLeitungspfad mit geringem Widerstand zum Kanalbereich des vertikalenTransistors aufrecht zu erhalten. Indem die Wärmebilanz des gesamten Verfahrensverringert wird, diffundieren erfindungsgemäß Dotierungen aus der dotiertenGraben-Deckoxidschicht und die Ausdiffusion aus dem Buried-Strap-Kontaktwird verringert. Auf diese Weise werden sowohl laterale, als auchvertikale Ausdiffusionen verringert. Ein ausreichendes Überlappenzwischen dem Buried-Strap-Kontakt und dem Transistorkanal ist mitden herkömmlichenVerfahren nicht sicher gestellt, da diese lediglich auf der Ausdiffusion ausder Kon densatorelektrode und dem Knotenanschluss zur Ausbildungdes Buried-Strap-Kontakts beruhen. Dies ist der Grund warum erfindungsgemäß ein Teildes Graben-Deckoxids dotiert ist. Zusätzlich wurde das erfindungsgemäße HDP-CVD-Verfahren zurAbscheidung des Graben-Deckoxids entwickelt, um eine gute Dotierungssteuerungim Oxid zu erreichen und um konsequent diese Struktur zu erhalten.
    20 Kondensatorelektrode 21 Kragendielektrikum 22 Siliziumsubstrat 23 Nitridkontaktschicht 24 Graben 25 Oxidkontaktschicht 26 dielektrischeSchicht 27 äußere Elektrode 28 Transistorkanalbereich 29 Lücke 30 leitendesKnotenanschlussmaterial 31 dotiertesGraben-Deckoxid 32 undotiertesGraben-Deckoxid 34 Opferoxid 40 Gate-Elektrode 41 Gate-Oxid-Isolator 42 PassivesGate 43 Nitriddeckschicht 44 Spacer 45 Isolationsbereiche 46 AktivesGate 47 obereTransistorkontakte (TTC) 50 Buried-Strap-Ausdiffusion 51 Oxid 52 Nitrid 55 leitendeKontaktimplantation 60 Buried-Strap-Bereich
    权利要求:
    Claims (22)
    [1] Trenchspeicherstruktur, umfassend: ein Substratmit einem darin ausgebildeten Graben; eine in einem unterenGrabenbereich ausgebildete Kondensatorelektrode; ein in demGraben oberhalb der Kondensatorelektrode ausgebildetes, dotiertesGraben-Deckoxid; und einen in dem Substrat an das Graben-Deckoxidangrenzend ausgebildeten, leitfähigenBuried-Strap-Kontakt.
    [2] Struktur nach Anspruch 1, weiter umfassend ein indem Graben oberhalb des dotierten Graben-Deckoxids ausgebildetesundotiertes Graben-Deckoxid.
    [3] Struktur nach Anspruch 1 oder 2, wobei das dotierteGraben-Deckoxid und der leitfähigeBuried-Strap-Kontakt mit demselben Dotierungsstoff dotiert sind.
    [4] Struktur nach Anspruch 2 oder 3, weiter umfassendeine in den Graben oberhalb der undotierten Graben-Deckoxidschichteingebrachte Gate-Elektrode, wobei die undotierte Graben-Deckoxidschichtdie Gate-Elektrode von der Kondensatorelektrode isoliert.
    [5] Struktur nach Anspruch 1, wobei der Gewichtsprozentanteilder Dotierung in dem dotierten Graben-Deckoxid weniger als 1% beträgt.
    [6] Trenchspeicherstruktur, umfassend: ein Substratmit einem darin ausgebildeten Graben; eine in einem unterenGrabenbereich ausgebildete Kondensatorelektrode; und ein inden Graben oberhalb der Kondensatorelektrode eingebrachtes Graben-Deckoxid,wobei das Graben-Deckoxid umfasst: eine dotierte Graben-Deckoxidschicht;und eine undotierte Graben-Deckoxidschicht oberhalb der dotiertenGraben-Deckoxidschicht.
    [7] Struktur nach Anspruch 6, weiter umfassend einenin dem Graben ausgebildeten leitenden Knotenanschluss, der an dieKondensatorelektrode angrenzt.
    [8] Struktur nach Anspruch 6, weiter umfassend einenin das Substrat eingebrachten leitenden Buried-Strap-Kontakt, deran das Graben-Deckoxid angrenzt.
    [9] Struktur nach Anspruch 8, wobei die dotierte Graben-Deckoxidschicht undder leitende Buried-Strap-Kontakt mit demselben Dotierstoff dotiert sind.
    [10] Struktur nach einem der Ansprüche 6 bis 9, weiter umfassendeine in den Graben eingebrachte Gate-Elektrode oberhalb der undotiertenGraben-Deckoxidschicht, wobei die undotierte Graben-Deckoxidschichtdie Gate-Elektrode von der Kondensatorelektrode isoliert.
    [11] Struktur nach einem der Ansprüche 6 bis 10, wobei der Gewichtsprozentanteilder Dotierung in dem dotierten Graben-Deckoxid weniger als 1% beträgt.
    [12] Verfahren zum Ausbilden einer Speichervorrichtung,umfassend: Strukturieren eines Grabens in einem Substrat; Auffüllen desunteren Grabenbereichs mit einem leitfähigen Kondensatormaterial; Ausbildeneines dotierten Graben-Deckoxids in dem Graben oberhalb der Kondensatorelektrode;und Aufheizen der Struktur zum Ausbilden eines leitenden Buried-Strap-Kontaktsin dem Substrat, der an das Graben-Deckoxid angrenzt.
    [13] Verfahren nach Anspruch 12, wobei das Verfahrenzum Aufbringen des dotierten Graben-Deckoxids ein CVD-Verfahrenmit hochdichtem Plasma (HDP-CVD) umfasst.
    [14] Verfahren nach Anspruch 12, wobei das Verfahrenzum Aufbringen des dotierten Graben-Deckoxids die folgenden Parameterumfasst: Abscheiden eines Silanreaktanten bei einer Gasflussratevon 10 bis 75 sccm; ungefährenPlasmavorspannung 300 B 1000 W; und Phosphingaszufuhr mit einerGasflussrate von weniger als 5 sccm.
    [15] Verfahren nach einem der Ansprüche 12 bis 14, wobei während desVerfahrens zum Aufbringen der dotierten Graben-Deckoxidschicht der Gewichtsprozentanteilan Dotierung in der dotierten Graben-Deckoxidschicht weniger als1% beträgt.
    [16] Verfahren nach einem der Ansprüche 12 bis 15, weiter umfassenddas Aufbringen eines undotierten Graben-Deckoxids in dem Graben oberhalb des dotiertenGraben-Deckoxids.
    [17] Verfahren nach Anspruch 16, weiter umfassend dasAufbringen eines leitenden Gate-Materials in dem Graben oberhalbder undotierten Graben-Deckoxidschicht, wobei die undotierte Graben-Deckoxidschichtdas leitende Gate-Materialvon der Kondensatorelektrode isoliert.
    [18] Verfahren zum Ausbilden einer Speichervorrichtung,umfassend: Strukturieren eines Grabens in einem Substrat; Auffüllen desunteren Grabenbereichs mit einem leitfähigen Kondensatormaterial;und Ausbilden eines Graben-Deckoxids in dem Graben oberhalbder Kondensatorelektrode, wobei das Ausbilden des Graben-Deckoxidsdas Aufbringen einer dotierten Graben-Deckoxidschicht oberhalb der Kondensatorelektrodeund das Ausbilden einer undotierten Graben-Deckoxidschicht oberhalbder dotierten Graben-Deckoxidschicht umfasst.
    [19] Verfahren nach Anspruch 18, weiter umfassend dasEinbringen eines an die Kondensatorelektrode angrenzenden leitfähigen Knotenanschlussesin den Graben.
    [20] Verfahren nach Anspruch 18 oder 19, weiter umfassenddas Aufheizen der Struktur zum Ausbilden eines an das Graben-Deckoxidangrenzenden, leitenden Buried-Strap-Anschlusses in dem Substrat.
    [21] Verfahren nach einem der Ansprüche 18 bis 20, wobei das Verfahrenzum Aufbringen der dotierten Graben-Deckoxidschicht ein mit hochdichtem Plasmaarbeitendes CVD-Verfahren umfasst.
    [22] Verfahren nach einem der Ansprüche 18 bis 22, wobei während desVerfahrens zum Aufbringen der dotierten Graben-Deckoxidschicht der Gewichtsprozentanteilan Dotierung in der dotierten Graben-Deckoxidschicht weniger als1% beträgt.
    类似技术:
    公开号 | 公开日 | 专利标题
    KR0135783B1|1998-04-24|고성능 복합 필러 dRAM 셀 및 이의 형성 방법
    US5707885A|1998-01-13|Method for manufacturing a vertical transistor having a storage node vertical transistor
    US7053010B2|2006-05-30|Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
    US7183164B2|2007-02-27|Methods of reducing floating body effect
    JP3828287B2|2006-10-04|シャロートレンチ分離構造の形成方法
    US5933748A|1999-08-03|Shallow trench isolation process
    US7354821B2|2008-04-08|Methods of fabricating trench capacitors with insulating layer collars in undercut regions
    KR100819562B1|2008-04-08|레트로그레이드 영역을 갖는 반도체소자 및 그 제조방법
    US5770484A|1998-06-23|Method of making silicon on insulator buried plate trench capacitor
    EP1880421B1|2014-07-16|Verfahren zur herstellung vertiefter zugangsvorrichtungen
    EP0656655B1|2002-12-11|Selbstausgerichtes vergrabenes Band für DRAM Grabenzellen
    CN100593860C|2010-03-10|具有凹陷通道晶体管的半导体器件
    JP2643255B2|1997-08-20|Ｄｒａｍセルおよびその製作方法
    JP4021602B2|2007-12-12|半導体記憶装置
    KR100621714B1|2006-09-06|에피 매설층을 갖는 트랜치 커패시터
    US7763514B2|2010-07-27|Method of manufacturing a transistor and memory cell array
    US6218693B1|2001-04-17|Dynamic random access memory | cell having a buried horizontal trench capacitor by a novel fabrication method
    CN101621074B|2012-06-06|半导体器件及其制造方法
    JP3677140B2|2005-07-27|半導体装置の製造方法及びメモリセル構造
    KR100555599B1|2006-03-03|Apparatus and method for forming a controlled deep trench top insulating layer
    US6018174A|2000-01-25|Bottle-shaped trench capacitor with epi buried layer
    CN100375271C|2008-03-12|新型动态随机存取存储器存取晶体管
    JP4199338B2|2008-12-17|半導体装置及びその製造方法
    US6222218B1|2001-04-24|DRAM trench
    US6767789B1|2004-07-27|Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
    同族专利:
    公开号 | 公开日
    US6667504B1|2003-12-23|
    US20040188740A1|2004-09-30|
    US6946345B2|2005-09-20|
    DE102004013926B4|2007-01-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-10-21| OP8| Request for examination as to paragraph 44 patent law|
    2007-06-28| 8364| No opposition during term of opposition|
    2009-09-17| 8327| Change in the person/name/address of the patent owner|Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-01-21| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]